BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-226474

(43)Date of publication of application: 22.08.1995

(51)Int.Cl.

HO1L 23/50 HO1L 23/04 // HO5K 1/18

(21)Application number: 06-039139

(71)Applicant: SUMITOMO ELECTRIC IND LTD

(22)Date of filing:

14,02,1994


(72)Inventor: IMAMURA SOICHI

(54) ELECTRONIC PART PACKAGE

(57)Abstract;

PURPOSE: To attain the pin multiplication within the range capable of dealing with using the existing package technology by a method wherein the first group lead pins with the front ends further bent to keep—away from a package as well as the second group lead pins further formed to approach the package are alternately fitted to one another.

CONSTITUTION: In the electronic package, half of lead pins 2a are formed in a gull wing type while the remaining half of the lead pins 2b are formed in J bend type. At this time, the gull wing type lead pins 2a take entirely the same shape as that of conventional one while the J bend type lead pins 2b are bent for approaching to the package 1. Accordingly, the package area is entirely the same as the conventional one. On the other hand, the gull wing type lead pins 2a and the J bend type lead pins are alternately arranged on the package position of a substrate 3 so that the lead pitch of respective lead pins may be doubled. Through these procedures, the pin multiplication can be realized without decreasing the lead pitch.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平7-226474

(43)公開日 平成7年(1995)8月22日


(51) Int.Cl.*	說別配号 庁内茲理番号 PI	技術沒示箇所
HO1L 23/50	N	· ·
23/04	E	. •
// HO5K 1/18	H 8718-4E	

審査請求 未請求 請求項の数6 FD (全 4 回)

(21)出顯番号	特膜平6-39139	(71)出顧人	000002130 住友爾気工業株式会社
(22)出顧日	平成6年(1994)2月14日	(72)発明者	大阪府大阪市中央区北浜四丁目 5 番33号 今村 东一 大阪市此花区島屋一丁目 1 番 3 号 住女童
		(74)代理人	复工業株式会社大阪製作所内 弁理士 館場 隆

(64)【発明の名称】 電子部品パッケージ

(57)【要約】



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】薄い直方体のパッケージと、酸パッケージ の側面に1列に装着され且つ下方に屈曲された複数のリ ードピンとを備える電子部品パッケージにおいて、先端。 **即が終パッケージから遠さかるように更に屈曲された第** 1 群のリードピンと、先端部が酸バッケージから離れな いように更に成形された第2群のリードピンとが交互に、 装着され、実装茘板表面のソルディング位置で該第1群 および第2群のリードビンの先端がそれぞれ別に列をな すように構成されていることを特徴とする電子部品パッ。

【請求項2】請求項1に記載された電子部品パッケージ において、前配第1群のリードピンの実効長と前記第2 群のリードピンの実効長とが等しいことを特徴とする電…… 子部品パッケージ。

【翻求項3】翻求項1または請求項2に記載された電子 部品パッケージにおいて、前記第1群のリードピンがガ ルウイング型リードピンであることを特徴とする電子部 品パッケージ。

【胡水項4】請求項1または請求項2に記載された電子・ 部品パッケージにおいて、前記第2群のリードビンが 」. ベンド型リードピンであることを特徴とする電子部品パ ッケージ。

【調水項5】請求項1または請求項2に記載された電子 和品パッケージにおいて、前配第2群のリードピンが [リード型リードピンであることを特徴とする電子部品バ ッケージ。

【精水項6】請求項1または請求項2に配載された賦子。 部品パッケージにおいて、前記第2群のリードピンが押 スリード型リードピンであることを特徴とする電子部品 バッケージ。

【発明の詳細な説明】

100011

【産業上の利用分野】本発明は電子部品パッケージに関 する。より詳細には、本発明は、パッケージの側方に装 着された複数のリードピンを備えたいわゆるフラットパー ッケージにおいて、実装時の基板上でのリードビッチを、 改善した新規な電子部品パッケージの構成に関する。

[0002]

【従来の技術】いわゆるフラットバッケージは、パッケー40~ ージの側面から突出した複数のリードピンを備えてお り、このリードピンを基板上のパッドにソルディングす ることにより実装される。

【0003】図4は、この種の電子部品パッケージとし て代表的なQFP型パッケージの典型的な形状を示す図。 である。

【0004】図4(a) に示すように、QFP型パッケー・ ジでは、海い直方体のバッケージ1の4方の側面に複数 のリードピン2が狭著されている。このパッケージは、 図4(b) に示すように、悪板3上のペッド4に各リード

ピン2をはんだ5年によって固着することで実装され

[0005]

【発明が解決しようとする課題】ところで、昨今の半導 体技術の逝歩により電子部品は一般に高機能、多機能化 しており、リードピンの数も増加する傾向にある。一 方、実験密度の向上も不断に求められており、いきお い、多ピン化したパッケージのリードピッチは狭くなる 傾向にある。このため、従来は0.65~0.8 m程度であっ たリードピッチは、今や 0.3~0.5 m程度になりつつあ

【0006】しかしながら、リードピッチが狭くなる と、パッケージを実換する際のソルディング技術に対す る要求が厳しくなる。即ち、半田材料の開発にはじま り、高精度に半田を塗布するための半田印刷機や、蒸板 上にパッケージを載置するための実装機、更に、良好な 半田付けを行うための窒素雰囲気の半田加熱炉(リフロ ー炉)などの設備を、ファインピッチに対応させなけれ ばならない。更に、実装作業において使用する種々の部 材も特殊になり、例えば、印刷用の版はクリーム半田の 抜け性の良いクイブ(アディティブマスク等)が必要に なる。更に、配線蒸板も高価なメッキ処理を施したもの が必要になる場合もある。

【0007】このように、電子部品パッケージをファイ ンピッチ化するためには、単なる寸法の変更に止まら ず、突線設備全体をファインピッチに対応したものに変 更しなければならない。また、実装工程の工程管理も難 しくなり、更に、検査工程も格段に高度なものが要求さい れ、もはや自視検査では対応できない。従って、この種 のパッケージの高機能化は、主に実装技術の限界により 制限されている。

【0008】そこで、本発明は、上記従来技術の問題点 を解決し、現在の実験技術でも対応できる範囲で多ピン 化を達成することをその目的としている。

100001

【課題を解決するための手段】本発明に従うと、薄い直 方体のパッケージと、踩パッケージの側面に1列に装着 され且つ下方に屈曲された複数のリードピンとを備える。 電子部品パッケージにおいて、先端部が波パッケージか ら遠ざかるように更に屈曲された第1群のリードピン と、先端郎が取パッケージから離れないように更に成形 された第2群のリードピンとが交互に装着され、実装基 板表面のソルディング位置で該第1群および第2群のリ ードピンの先端がそれぞれ別に列をなすように構成され ていることを特徴とする電子部品パッケージが提供され

< [0010]

【作用】本発明に係る電子部品パッケージは、リードビ ンの形状を工夫することにより実装時の基板上でのリー - ドピッチを狭くすることなく多ピン化を実現している点

に主要な特徴がある。

【0011】即ち、従米の電子部品パッケージでは、基 板表面のソルディング位置においてリードピンが一列に 配列されるように構成されていた。このため、多ピン化 はそのままリードピッチの減少につながり、実装技術の 限界により多ピン化は制限されていた。

【0012】ところで、リードピンは、通常、パッケー ジの側方から水平に突出した後、下方に向けて屈曲され て基板表面に届くように成形されている。そこで、リー ドピンの水平部分の長さを変化させることにより、基板 10 上でのリードピンの配列を2列以上にして、実用上のリ ードピッチを位げることができる。

【DO13】ただし、リードピンの先端が単純に2列に なるように成形した場合、バッケージの実際の実装面積 は拡大してしまう。即ち、従来からのリードピンの配列 に対して、更に外側に第2列目のリードピンを配列した 協合、第2列目のリードビンを延長した分だけ実装面積 が拡大してしまう。また、このような構造では、長さの 風なる2種類のリードピンを使用しなければならないの で、特に周波数の高い信号を取り扱うパッケージにおい 20 て、信号品質が劣化する恐れがある。

【0014】そこで、本発明に係るパッケージでは、具 体的に後述するように、リードピンの半分はその先端が パッケージから遠ざかるように曲げ、残りの半分は先端 がパッケージに近づくように曲げることにより、従来の パッケージと実質的に同じ実装面積でリードピンを複列 化している。

【0015】例、本発明の好ましい態様に従うと、上記 2 種類の形状のリードピンは、相互に同じ長さになるよ うに成形することが好ましい。その理由は、特に周波数 の高い信号を取り扱う電子部品においては、信号線路長 が信号品質に強い影響を与えるからである。

【0016】また、上記2種類の形状のリードピンのう ち、先端がパッケージから遠ざかるように成形されるリ ードピンは、ガルウイング型と呼ばれる一般的な形状と すればよい。一方、先端がパッケージに近づくように成 形されるリードピンは、」ペンド型、【リード型等の種 々の形状を探り得る。関に、リードピンの先端を基板の 裏面まで挿通する挿入リード型のリードピンを組み合わ せることもできる。

【0017】以下、図面を参照して本発明をより具体的 に説明するが、以下の開示は本発明の一実施例に過ぎ ず、本発明の技術的範囲を何ら限定するものではない。 [0018]

【実施例】図1は、本発明に係る電子部品パッケージの 構成例を、リードピンの形状によって示す断面図であ

【〇〇19】同図に示すように、このパッケージ1で は、半分のリードピン2ヵはガルウイング型であり、残

る。ここで、ガルウイング型リードピン28とJベンド 型リードピンとは交互に装着されている。

【ロロ20】このバッケージにおいて、ガルウイング型・ リードピン2aは従来の一般的な集積回路パッケージの リードピンと全く同じ形状をしており、Jベンド型リー ドピン26はパッケージ1に近づくように屈曲されてい る。従って、このパッケージの実装面積は、従来の電子 部品パッケージと全く同じである。一方、基板 3 上の実 装位置では、ガルウイング型リードピン 2 a と J ベンド 型リードピン2bとが交互に配置されているので、各々! のリードピンのリードピッチは2倍になり、多ピン化に より実装技術が高度化することはない。尚、ガルウイン **グ烈リードピンも] ベンド型リードピンも、名々従来か** ら単独には用いられてきた形状なので、これらの成形並 びに実装に関する技術は公知のものが適用できる。

【0021】図2は、本発明に係る電子部品パッケージ。 の他の構成例を示す断面図である。尚、同図において、 図1と共通の構成要素には共通の参照番号を付してい

【0022】問題に示すように、このパッケージは、ガ ルウィング型リードピン2aと1リード型リードピン2 cとを組み合わせて構成されている。この点を除いて は、機能的には図1に示した電子部品パッケージと同じ なので、詳細な機能の説明は省略する。

【0023】図3は、本発明に係る電子部品パッケージ の更に他の構成例を示す断面図である。この図でも、図 1と共通の構成要素には共通の参照番号を付している。 【0024】 同図に示すように、このパッケージ1で は、ガルウイング型リードピン2aに対して、押入リー ド型リードピン2dを組み合わせて構成されている。従 って、このパッケージを実装する場合は、ガルウイング 型リードピン2aは基板3の表面でソルディングされ、 **椰入リード型リードピン2dは基板3の裏面でソルディ** ングされる。従って、実装時のソルディングは、それぞ れ広いリードビッチで容易に行うことができる。また、 この組み合わせの場合、挿入リードによりパッケージが 基板に対して位置決めされるので、半田付け工程におけ るパッケージの位置ずれを防止する効果もある。

【0025】なお、以上のような本願発明に係る電子部・ 品パッケージの構成は、SOP型およびQFP型の何れ のパッケージに対しても適用可能であることはいうまで もないこ

[0026]

【発明の効果】以上説明したように本発明に係る電子部 。品パッケージは、そのリードピンの独特の形状により、 リードピッチを減少させることなく多ピン化を実現して いる。従って、高価な設備の更新などを伴わすに、多機 : ・ 他、高性能化を実現することができる。

【0027】また、本頭に係る電子部品パッケージは、 りの半分のリードピン2bはJペンド型に成形されてい so 形状の異なるリードピンを組み合わせて構成することに より、多ピン化されているにもかかわらず、実装面積は

従来のパッケージと変わらない。従って、半導体装置の 小型化、高密度化にも寄与する。

【図面の簡単な説明】

【図1】 本苑明に係る電子部品バッケージの構成例を示 す断面図である。

【図2】本発明に係る電子部品パッケージの他の構成例 を示す断脳図である。

【図3】 本発明に係る電子部品パッケージの更に他の構 成例を示す断面図である。

【図4】 一般的なフラットバッケージの形状を示す図で

【符号の説明】

1・・・パッケージ、 2・・・リードピン、

2a・・ガルウイング型リードピン、

26・・Jベンド型リードピン、

2 c・・1 リード型リードピン、

2 d·・挿入リード型リードピン、

3・・・基板、


4・・・パッド、


5 - - - 幾田


(図1)

[図2]


[図3]







[数4]



(b)

